## / 特許法人 KOREANA

## 大韓民国特許庁(KR) 公開特許公報(A)

· Int. C1.7 H04B 7/00 第 1749 号

公開日 1996.2.23 出願日 1994.7.30 公開番号 96-6345 出願番号 94-18814

審査請求:無し

発明者 金 ヨンサン

ソウル特別市江西区禾谷洞第2住公アパート7-405

出 願 人 大宇電子株式会社 代表理事 ベ スンフン

100-095 ソウル特別市中区南大門路5街541番地

代 理 人 張 成求・金源俊

(全3頁)

発明の名称:最小平均自乗等化器における収束定数変換回路 要約

本収束定数変換回路は、最小平均自乗(LMS)等化器において、収束の程度に応じて収束定数を変換させ、安定した収束を可能にするためのものである。このため、本回路は、入力信号(X)を4ビットと6ビットだけシフトした値を入力信号として選択的に出力するための第1のマルチフレキサー:誤差計算値を8ビットだけシフトした値と、第1のマルチフレキサーから出力される信号を乗算するための乗算器:乗算器の出力信号と、乗算器の出力信号を2ビットだけシフトした信号を選択的に出力するための第2のマルチフレキサー;係数更新方式により係数が更新される度に発生する係数更新ロード信号をカウントするためのカウンター:カウンターのカウント結果値をデコードし、第1のマルチフレキサーの選択動作を制御するための第1のデコーダー;カウンターのカウント結果値をデコードし、第2のマルチフレキサーの選択動作を制御するための第2のデコーダーを含むように構成される。

# 特許法人 KOREANA

#### 請求の範囲

- 1.受信された入力信号(X)をリニアフィルタリングして求められた出力信号(y)に対する誤差計算値(e)と、以前の係数更新値(W(n))、上述の入力信号(X)及び誤差計算値(e)と収束定数(μ)を用い、現在の係数(W(n+1))を更新する係数更新方式を用いる最小平均自乗等化器の収束定数変化回路において;上記入力信号(X)を4ビットと6ビットだけシフトした値等を入力信号として選択的に出力するための第1のマルチフレキサー:上記誤差計算値を8ビットだけシフトした値と、上記第1のマルチフレキサーから出力される信号を乗算するための乗算器;上記乗算器の出力信号と、上記乗算器の出力信号を2ビットだけシフトした信号を選択的に出力するための第2のマルチフレキサー;上記係数更新方式により係数が更新される度に発生する係数更新ロード信号をカウントするためのカウンター;上記カウンターのカウント結果値をデコードし、上記第1のマルチフレキサーの選択動作を制御するための第1のデコーダー;上記カウンターのカウント結果値をデコードし、上記第2のマルチフレキサーの選択動作を制御するための第2のデコーダーを含むことを特徴とする最小平均自乗等化器における収束定数変換回路。
- 2. 上記第1のデコーダーは、上記カウンターから出力されるカウント結果値が第1の所定数に達するまでは、上記4ビットだけシフトした値が選択されて出力されるように、上記第1のマルチフレキサーの選択動作制御信号を出力し、上記カウント結果値が上記第1の所定数に達すると、上記6ビットだけシフトした値が選択されて出力されるように、上記第1のマルチフレキサーの選択動作制御信号を出力することを特徴とする、請求項1に記載の最小平均自乗等化器における収束定数変換回路。
- 3.上記第2のデコーダーは、上記カウント結果値が第2の所定数に達するまでは、上記乗算器の出力信号が選択されて出力されるように、第2のマルチフレキサーの選択動作制御信号を出力し、上記カウント結果値が上記第2の所定数に達すると、上記乗算器の出力信号を2ビットだけシフトした信号が選択されて出力されるように、第2のマルチフレキサーの選択動作制御信号を出力することを特徴とする、請求項1又は2に記載の最小平均自乗等化器における収束定数変換回路。
- 4. 上記第1の所定数は、上記第2の所定数よりも小さい値を有するように設定されることを特徴とする、請求項3に記載の最小平均自乗等化器における収束定数変換回路。

## 特許法人 KOREANA

\*参考事項:最初出願の内容により公開するものである。

#### 図面の簡単な説明

図1は、最小平均自乗等化器の概略図であり、図2は、最小平均自乗等化器において、本願発明による収束定数変換回路図である。

Ø i




図2

